目录 一、 时钟配置与使用1. 外部晶振与内部振荡器；2. PLL倍频与分频；3. cpld可用的时钟；4. 几个时钟的设置限制；5....

Supra最新更新：AGRV2K CPLD支持无源晶体做时钟输入

Platformio.ini中，Setup，setup_logic，setup_upload配置说明

AG32 MCU AG32VH407RCT6更新RGB例程：HRAM_RGB例程

AG32 SDK版本升级：支持下载器离线加密、限制下载次数

AG32 SDK版本升级：支持下载器离线加密、限制下载次数

AG32系列是一款高度可定制的32位MCU产品线，具有独特创新的核心架构，是目前MCU产品中最接近于“万能管脚”的，某种意义上...

在multi_uart例程中，使用内置CPLD资源设计提供额外的串口。每个串口为内置串口的简化版，串口个数可以自定义。例程中使用了10个串口，占用大约1.8K 的逻辑。加上AG32自带的5个UART,可以实现15+的UART串口

在multi_uart例程中，使用内置CPLD资源设计提供额外的串口。串口个数可以自定义。例程中使用了10个串口，占用大约1.8K 的逻辑。加上AG32自带的5个UART,可以实现15+的UART串口

AG32在VSCode下的使用入门.pdf 目录： 一、了解SDK目录结构 二、打开第一个工程：example 三、对工程进行配置 platformi...